コンテンツにスキップ

「原子層エッチング」の版間の差分

出典: フリー百科事典『ウィキペディア(Wikipedia)』
削除された内容 追加された内容
m 「最新」などのように、すぐに古くなる言葉は使用しない。
Cewbot (会話 | 投稿記録)
m Bot作業依頼: {{Cite journal}}のパラメータ一を小文字にする - log
5行目: 5行目:
これは、[[反応性イオンエッチング]]より制御性が高いプロセスであるが、量産化検討に当たっては、スループットの問題がある。精密なガスのハンドリングが必要であり、1秒当たりの1原子層のエッチングレートは2014年現在において高速化が試みられている最中である<ref name="lam-ale">{{Cite web|url=http://semimd.com/blog/2014/08/04/atomic-layer-etch-now-in-fab-evaluations/|title=Atomic Layer Etch now in Fab Evaluations|accessdate=2014-08-04}}</ref>。
これは、[[反応性イオンエッチング]]より制御性が高いプロセスであるが、量産化検討に当たっては、スループットの問題がある。精密なガスのハンドリングが必要であり、1秒当たりの1原子層のエッチングレートは2014年現在において高速化が試みられている最中である<ref name="lam-ale">{{Cite web|url=http://semimd.com/blog/2014/08/04/atomic-layer-etch-now-in-fab-evaluations/|title=Atomic Layer Etch now in Fab Evaluations|accessdate=2014-08-04}}</ref>。


成膜工程において対応するプロセスとして[[原子層堆積]] (ALD)がある。ALDは実質的により成熟したプロセスで、2007年から[[インテル]]が[[High-κ絶縁体|high-k誘電体]]層成膜に使用しており、フィンランドでは1985年から薄膜電界発光デバイスの製造に用いられている<ref>{{Cite journal|last=Puurunen|first=Riikka L.|date=2014-12-01|title=A Short History of Atomic Layer Deposition: Tuomo Suntola's Atomic Layer Epitaxy|url=http://onlinelibrary.wiley.com/doi/10.1002/cvde.201402012/abstract|journal=Chemical Vapor Deposition|volume=20|issue=10-11-12|pages=332–344|language=en|DOI=10.1002/cvde.201402012|doi=10.1002/cvde.201402012|ISSN=1521-3862|issn=1521-3862}}</ref>。
成膜工程において対応するプロセスとして[[原子層堆積]] (ALD)がある。ALDは実質的により成熟したプロセスで、2007年から[[インテル]]が[[High-κ絶縁体|high-k誘電体]]層成膜に使用しており、フィンランドでは1985年から薄膜電界発光デバイスの製造に用いられている<ref>{{Cite journal|last=Puurunen|first=Riikka L.|date=2014-12-01|title=A Short History of Atomic Layer Deposition: Tuomo Suntola's Atomic Layer Epitaxy|url=http://onlinelibrary.wiley.com/doi/10.1002/cvde.201402012/abstract|journal=Chemical Vapor Deposition|volume=20|issue=10-11-12|pages=332–344|language=en|doi=10.1002/cvde.201402012|doi=10.1002/cvde.201402012|issn=1521-3862|issn=1521-3862}}</ref>。


== 参考文献 ==
== 参考文献 ==

2020年1月25日 (土) 17:49時点における版

原子層エッチング (Atomic Layer Etching:アトミックレイヤーエッチング、略称ALEもしくはALEt)とは、ウエハの最表面原子層にのみ作用する化学修飾工程と、化学修飾された部分のみを除去するエッチング工程を交互に繰り返すことによって、原子層単位でのエッチングを行う半導体製造工程における技術である。なお、略称にALEtと使われることがあるのは、ALD発展初期の名称がAtomic Layer Epitaxy、略称ALEであり、混同を避けるためである。

シリコンウエハに行うエッチングの標準的な例では、塩素との反応とアルゴンイオンでのエッチングを交互に行う。

これは、反応性イオンエッチングより制御性が高いプロセスであるが、量産化検討に当たっては、スループットの問題がある。精密なガスのハンドリングが必要であり、1秒当たりの1原子層のエッチングレートは2014年現在において高速化が試みられている最中である[1]

成膜工程において対応するプロセスとして原子層堆積 (ALD)がある。ALDは実質的により成熟したプロセスで、2007年からインテルhigh-k誘電体層成膜に使用しており、フィンランドでは1985年から薄膜電界発光デバイスの製造に用いられている[2]

参考文献

  1. ^ Atomic Layer Etch now in Fab Evaluations”. 2014年8月4日閲覧。
  2. ^ Puurunen, Riikka L. (2014-12-01). “A Short History of Atomic Layer Deposition: Tuomo Suntola's Atomic Layer Epitaxy” (英語). Chemical Vapor Deposition 20 (10-11-12): 332–344. doi:10.1002/cvde.201402012. ISSN 1521-3862. http://onlinelibrary.wiley.com/doi/10.1002/cvde.201402012/abstract. 

外部リンク