ノート:RISC

以前に比べて、記述が雑然としているし、技術的な内容が不明瞭な記述がみられる。

翻訳文の挿入について

翻訳版の記事は、直訳調で日本語としてこなれていないし、技術的な記述として意味が通らないところがある。（CPU内に流れを導入するって何を指すのか？） 英語版などから翻訳文を挿入する際は、元から書いてあった文書を削除せずマージするように心がけて欲しい。 直訳でなく、技術的な内容についても記述されている意味をはっきりさせた上で、意味的に不自然がなく、日本語として不自然にならないようにして欲しい。

翻訳をした者です。つたない翻訳で申し訳ありません。できれば、あなたの見識でどんどん修正なさってください。なお、「流れ」という単語は Stream を訳したものです。何かよい訳し方があれば修正をお願いします。何分にもWikipediaで翻訳を始めた頃の訳文なので、至らないところはあると思います。ただ、あなたのお考えは「下手な奴は翻訳するな」ということでしょうか？その一点だけ確認させていただければ幸いです。 あと、署名をお願いします。Melan 2006年3月11日 (土) 11:38 (UTC)

もう一点、本文修正の要約に以前の方がよかったような記述がありましたが、それについて私の見解を述べさせていただきます。Wikipedia は百科事典です。従って、単にその用語の意味を簡潔に記述するのが目的ではないはずです。私は、RISCの内容を見て、歴史的観点が不足していると思い翻訳をさせていただきました。間違っているでしょうか？ Melan 2006年3月11日 (土) 12:07 (UTC)

文章を挿入する際には元の文章を極力残してください。wikipediaの基本方針にこのルールは載っているはずです。61.210.242.26

はい。おっしゃるとおりです。それで、私の質問には答えていただけないのでしょうか？ Melan 2006年3月12日 (日) 07:48 (UTC)

翻訳はしてもいいですが、元の文章を削除してしまうことはやめてください。218.229.135.194

では、当初のご要望の後半部分は取り消されるのですか？ Melan 2006年3月12日 (日) 22:11 (UTC)

翻訳は一定レベル以上になることを心がけることが前提でしょう？

心がけているつもりです。心がけても下手な人は翻訳すべきでない、全否定しても構わないとお考えでしょうか？ Melan 2006年3月13日 (月) 09:55 (UTC)

キャッシュについて

キャッシュを増やす為に、命令の簡素化が進んだというのは納得できない。 キャッシュは外付けのほうが普通で、CPUチップ内に内蔵するになったのはここ１２，３年ぐらいのことではないでしょいうか？ それにキャッシュはRISCの特徴ではなく、CISCも普通に使います（P4もP5もP6も）。 オンチップのキャッシュサイズを増大させるなら、ダイサイズを大きくするのが普通でしょう。 RISCアーキテクチャを採用した結果、演算回路や制御回路が簡素化して小さくなり、空き部分に にレジスタを１００個ぐらい並べたりキャッシュを作ったというのはRISC-I,IIやMIPSの開発時の エピソードとして良く聞きましたけど。

「キャッシュを増やすため」とは書いていないと思いますが、そのような誤解を与える記述があったとしたら、どうぞ修正なさってください。また、RISCは商用化された当初からキャッシュ付きで使用することが前提の設計であり、当時のCISCマイクロプロセッサよりも大容量のキャッシュを容易に接続できたのも事実です。 Melan 2006年3月11日 (土) 12:04 (UTC)

キャッシュを容易に接続できるというのは意味がよく分かりません。性能向上にキャッシュが有用なのはCISCもRISCも同じです。なぜならキャッシュというのはCPUとメモリの速度差を解決する為の仕組みであって、CPUの命令セットとは関係ないですから、RISC固有の性質ではないですね。RISCアーキテクチャでは演算回路や制御回路が簡素化して小さくなりダイに空き部分ができるので、そこにレジスタやキャッシュを詰め込んだというが正しい順序です。61.210.242.26

おっしゃるとおりです。それであなたが納得できない記述がどこなのかよくわからないのですが、お好きなように修正してください。 Melan 2006年3月12日 (日) 07:47 (UTC)

修正していただけないようなので、私の考えを述べます。RISCの本質がロード・ストア・アーキテクチャにあるというのがどういう意味なのかお分かりでしょうか？単純に命令を簡素化しても性能が向上するわけではありません。複雑なアドレッシングモードこそが1命令あたりにかかるサイクル数を伸ばす要因です。つまり、1命令で何度もメモリにアクセスするようでは高速化できません。そして、ロード・ストア・アーキテクチャを採用しただけでも高速化は不可能です。なんとなれば、メモリアクセスをすればCPUはその間、何サイクルも待たされてしまうからです。1サイクルに1命令実行できるようにパイプラインが設計されていたとしても、キャッシュがなければそれは絵に描いた餅です。そのため、R2000/3000もSPARCもキャッシュを接続して使用するのが前提で設計されています。MIPSには命令セットにキャッシュ操作命令が含まれていますし、ハード的にもキャッシュをCPUが制御するようになっています。さらに次の世代になると一次キャッシュを内蔵して二次キャッシュを外付けするようになりますが、これは、外付けキャッシュだけではパイプラインを乱してしまう(つまり、外部キャッシュへのアクセスもCPUサイクルに比して遅い)からです。命令の簡素化＝RISCだとしてしまうと、「何のために簡素化するのか？」という視点が抜け落ち、本質を見誤ると思います。また、POWERやPA-RISCの命令セットを見ると到底簡素とはいえない豊富な命令が揃っています。しかし、それでもこれらがRISCと言われるのは、ロード・ストア・アーキテクチャだからです。Melan 2006年3月12日 (日) 22:39 (UTC)

ロードストアアーキテクチャはRISC固有のものではありません。パイプラインを連続動作させるために、命令を簡素化するのがRISCの本質です。キャッシュは単に「高速なメモリは高価で、安価なメモリは低速である」という制限を緩和するためのものです。これは外部キャッシュだろうと二次キャッシュだろうと一次キャッシュだろうと同じです。キャッシュが本質的なのではありません。CPUの高速化を命令を簡素化することで行うのがRISCです（名前の通りです）。現実のシステムではRISC一本やりではなくて、排他制御のような1クロックで実現できない機能やMMUや仮想記憶管理など複雑なCISC的命令が必要なので、CISC的な命令をRISCアーキテクチャでも採用します。そのため、現実のCPUはRISC的な命令とCISC的な命令の混合になっています。ルネサステクノロジーのSHマイコンなどがその筆頭に上げられます。POWER-PCやPA-RISCが複雑な命令を持っているのはそのためです。「マイクロプロセッサ・アーキテクチャ入門」（CQ出版）などを参照してCPUのアーキテクチャ全般の中で位置づけて考えてください。

ロードストアがRISC固有かどうかなんて私は書いてないと思いますが？ では、ロードストアでないRISCはRISCなのですか？ 違うでしょう？ そういう意味で本質だと言っているのです。では、なぜロードストアなのかといえば、貴殿のおっしゃる通りパイプラインを連続動作させるためです。そしてパイプラインを連続動作させるのにキャッシュも不可欠だと申しているのです。「制限を緩和」などというレベルではないと私は思っています。キャッシュスラッシングが発生したR3000の性能を知っていますか？ Melan 2006年3月13日 (月) 10:25 (UTC)

　キャッシュミスが発生した場合に性能低下が起きることは、CISCもRISCも同様です。 　

もう説明する気も失せてきましたが、私が修正した誤字を元に戻すというのはどういうことでしょう？ もしかして私はからかわれてるんでしょうか？ Melan 2006年3月16日 (木) 02:13 (UTC)

CPI = 1?

「全ての演算は1クロックで実行する」と書かれています。パイプラインを使う以上は複数クロックが必要だと思うのですが、間違っているでしょうか。 Trrlover 2007年7月22日 (日) 08:22 (UTC)

実行時間の考え方としてスループットとレイテンシがあります。スループットはデータやコマンドを連続投入する場合の各々の間隔、レイテンシはデータやコマンドの処理時間そのものです。エスカレータで例えると、スループットはエスカレータにどれぐらい詰めて人が乗れるか、レイテンシは各人がエスカレータに乗っている時間ですね。どれだけエスカレータが長くとも（そのため各人は長時間エスカレータに乗っていても）、幅が広くて大量に載せられるエスカレータは輸送能力が高いということになります。「全ての演算は1クロックで実行する」というのは、実際は「全ての演算コマンドは1クロックの間隔で投入できる」ということを指しています。--ちぇす 2007年12月5日 (水) 16:04 (UTC)

ああ、そういう読み方をするのですか。ありがとうございます。 Trrlover 2008年1月18日 (金) 17:14 (UTC)

確かにわかりにくい物言いですね。現在のenglish版での対応部分は「a single clock throughput」となっており、「1クロックのスループット（もしくは処理能力）」ぐらいの方がいいかもしれませんね。ただRISCは全て1クロックのスループットかというとそんなことはなく、様々なハザードによりバブルが生じるために必ず1クロックとは言えません（逆に条件さえ合えば1クロックで処理できる）。またスーパースケーラなどのIPCが1より大きいものへの説明と矛盾します。もうひとひねり必要でしょうか--ちぇす 2008年1月19日 (土) 13:54 (UTC)

RISCの現状と将来

2007年11月24日 (土) 06:50の版から後のRISCの現状と将来の節は、ちょっとあまりにも独自の研究が過ぎるでしょう。
POWERがCISCとか(開発グループがPOWERを単なるRISCではないと言ったから、ではCISCというのはどうかと)、スーパースカラやアウトオブオーダしたらそれは単なるRISCではないからCISCだとか。system zがPOWERのマイクロアーキだとか（逆にsystem i/pはそのまんまPOWER）。そもそもRISC=パイプラインが固定などどこに書かれているのか。とりあえずここまであまりお目にかかれない文なので、もしそれなりの信頼性があるのなら出典は必ずあるはずです（当然の常識だから出典がない、ということがない）。それが出なければ削除、というよりそれを見つけてから書いてください。
それ以前が最適かと言われると検討が必要と思いますが、現在の文言は差し戻しさせていただければと思います。--ちぇす 2007年12月5日 (水) 15:55 (UTC)

「RISC は負け組みの代名詞になっている。」ってどこで？ 「RISC は根本的に間違った概念だった。」って誰が決めた？ 「今日、コンピュータとして使われている高性能 CPU の99％以上は CISC である。」 まず、高性能CPUの定義をする。で99%の統計の出元を明らかにする。Shisan 2007年12月12日 (水) 09:09 (UTC)

ウィキペディアは演説をする場所ではありません

2007年12月11日 (火) 18:37の版において、項目RISCの現状と将来が大胆に書き換えられています。書き方もさることながら、出典もなく独自の見識に基づくこの記述は、明らかにウィキペディアの内容に関する三大方針である中立的な観点、検証可能性、独自研究は載せない全てに反しており、認めることはできません。ただそれ以前の文章も決して褒められたものではなさそうです（互換性の軽視など、本当に軽視していたのかなど）。
このような事態が起きるのは、RISCの現状と将来という節自体がWikipediaの執筆者に論評を記させる温床となっているからだと思います。Wikipediaでは基本的にこのような項目は「だれそれがどう言った」などのような記述方法しかありえませんし、無理してこういった節を存続させる必要性を感じません。従って、この節の事実関連は他の節に移行し、節自体は削除するのが良いと考えますが、いかがでしょうか--ちぇす 2007年12月12日 (水) 10:56 (UTC)

節削除に賛成いたします。Shisan 2007年12月13日 (木) 14:43 (UTC)

220.144.28.196さんが、かなり追加編集されましたが、私見の域を出ていません。やはり削除かな。Shisan 2007年12月14日 (金) 12:56 (UTC)

前回ほどあからさまでないにしろ、全体的にRISCの現状と将来を記すべき節に時系列がバラバラなミニ歴史のように書かれていて非常にわかりづらかったり、時系列が合っていないような不自然なCISCとRISCの比較など、品質に問題の多い文章です。またx86の互換性・市場規模ゆえに実現した話とCISCの総論とが分離されておらず、何の根拠もないままCISCの一般論として話が展開されていたりします。その他具体的指摘を下記に記します。

> RISCマイクロプロセッサーが発表された頃には、それまでに開発されたマイクロプロセッサーは(=CISCと呼称される事が多い)命令の高機能さからくる実装上の複雑性と、各命令のばらつきのある実行時間の為に、高効率なパイプラインの概念を取り入れた設計や実装をするのは困難であると考えられていたが、これはRISC支持者達の最大の誤算となった。

まず基本的にアーキテクチャ（もしくはアーキテクト）の本質は、目的（アルゴリズム）を実装に落とし込む方法論（人）であることです。実装はベースとなるプロセスに強く依存し、すなわちその時代のプロセスに最も適合したアーキテクチャを決定することが最適なパフォーマンスを出すために求められます。その時代のRISCはその時代のプロセスに合致しその時代の商業ベースで成功した、それだけであるなら「誤算となる」とは何を指すのか。将来にわたってRISCが勝者であり続けるとその時想定していた人物・団体を特定せずに書く言葉ではなさそうです。

> また、CISC命令は高機能で実装が複雑になる見返りとして命令密度が高いという利点が有り、パイプライン実行されるようになると命令の供給効率においてRISCよりも有利になった。これらはCISCプロセッサーのマイクロアーキテクチャーにRISCで考えられたのと同様のアイデアを実装する事で実現された。

「命令の供給効率においてRISCよりも有利」とは本当でしょうか？　なるほどCISCはRISCと比べ命令密度が高いことは確かです。しかし「CISCプロセッサーのマイクロアーキテクチャーにRISCで考えられたのと同様のアイデアを実装する」のはx86のPentium Proからだと思いますが、その場合に通るuOPsへの変換から先はuOPsになる、つまりRISCと同等の供給効率となることは自明です（Pen4ではキャッシュもuOPsで格納していることからもそれが見て取れる）。なのでここで言う供給効率は外部バス（外部メモリ）を指すことになると思いますが、この頃になると外部メモリとコアとの性能差が大きくなり、そもそもキャッシュに当たらない段階で性能ががた落ちとなる（なるべくキャッシュに当たり続けるよう調整される）ために、命令の供給効率の差など目立たないかもしれません。この記述を残すためには命令密度が高いことが実際に有利であるという定量的情報を示した出典が必要ですね。

> その後も半導体の発展は続き、RISCでなければ実装できないと思われていた、マイクロプロセッサーを高速化するためのアイデアは全てCISC命令セット上でも実現されてしまった。

RISCでなければ実現できないなんて思われていませんでしたよ。RISCを立ち上げた一人のジョン・ヘネシーの下にいたマイク・ジョンソン(初期RISCのAm29000開発メンバ)が書いた「スーパースカラ・プロセッサ」には、i486の時代にi386をスーパースカラ化するメリット、方法などをある程度詳細に検討しており、決して実現不可能ではないこと、経済的動機があることなどを示していましたし、また1985年の段階ですでにY.N.PattによりCISCへの応用が示唆されています（参考：HPS, A New Microarchitecture: Rationale and Introduction：ACM会員のみ閲覧可）。

> 一方RISCプロセッサーも高性能化の為にアウトオブオーダー実行、巨大キャッシュ、分岐予測等の複雑な回路の実装を行った為、当初考えられていた小規模な実装には留まれなくなった。

プロセスが微細化しているのになんで小規模な実装に留まらなくちゃならないんでしょうか？　逆ですよ。当時のRISCが構造的に単純であり、デペンデンシの解決などが行いやすかったから、様々な工夫が実装上の困難がより少なく実現できたわけで、それが進化というものでしょう。論調がおかしいですよね。CISCの話になると様々な技術を取り込むことを前提とし、RISCの話ではまったく初期のままのマイクロアーキでなければネガティブに書くなど、あまりにも基本姿勢が不自然ですね。

以上より、私もShisanさんがおっしゃるように私見の域を出ていないし、不明瞭で事実誤認もあると感じます。しかも既に前のセクションなどで書かれている情報も多くあります。この中（と以前に消された文）からまだ書かれていない出典のありそうな情報を抜き出して他のセクションに書き加えることで、このセクション自体は削除がいいかなと。--ちぇす 2007年12月15日 (土) 14:24 (UTC)

RISCの現状と将来　修正案

RISCの現状と将来にある、現在と削除された過去の文言を吟味し、サルベージュすべき文を探してみます。

現在の文言

> RISCとは、命令をパイプラインで高速に実行する実装を、容易に実現しようとする為のいくつかのアイデアだった。

CPUの性能向上のための他の方法の「ひとつのアイデアは命令の処理を・・・プロセッサ内の資源が効率的に利用される」により詳細に記述済みのため削除。

> RISCの以下のような特徴は、

> パイプラインの流れをスムーズにし、ハードウエアの実装上の困難を

> 命令セットレベルで回避しようとしている。

>

> * 固定命令長　→　デコード回路規模の縮小と高速化

> * 縮小命令　→　命令実行ステージの回路規模の縮小と高速化

> * ハードワイヤードロジック　→　1クロックの命令実行によるパイプライン効率の最大化

> * 多レジスタ構成　→　メモリレイテンシの隠蔽によるパイプライン効率の向上

> * 遅延実行　→　分岐命令におけるパイプライン効率の向上

特徴にあるため削除。

> RISCマイクロプロセッサーが発表された頃には、それまでに開発されたマイクロプロセッサーは(=CISCと呼称される事が多い)命令の高機能さからくる実装上の複雑性と、各命令のばらつきのある実行時間の為に、高効率なパイプラインの概念を取り入れた設計や実装をするのは困難であると考えられていたが、これはRISC支持者達の最大の誤算となった。RISCはパイプラインによるスムーズな命令の実行を、それまでのCISCマイクロプロセッサーに対して先行する形で実装し、発表されてからしばらくの間は性能で大きな成果を残した。

CISCに先行してパイプラインによるスムーズな命令実行により成果ありは、CPUの性能向上のための他の方法にある。誤算云々は出典なく、私見の要素があり削除。

> その後CISCプロセッサーの内、命令を高速にパイプライン実行する実装を行えなかった物は、マイクロプロセッサーの高速化の流れに乗れず淘汰される事になった。

淘汰の理由に出典なく、私見の可能性が高い。またCISCの一部の話でありRISCの項目に書くべきか疑問であって削除では。

> パイプラインによる高速化はRISCだけの物とはならなかった。半導体技術の進歩やマイクロアーキテクチャーの進歩により高速に動作するパイプライン化されたCISCプロセッサーが登場すると、RISCのCISCに対する優位性は薄れてしまった。CISC命令は高機能で実装が複雑になる見返りとして命令密度が高いという利点が有り、高効率にパイプライン実行されるようになると命令の供給効率においてRISCよりも有利になった。これらはCISCプロセッサーのマイクロアーキテクチャーにRISCで考えられたのと同様のアイデアを実装する事で実現された。

要出典タグ。移動場所はCPUの性能向上のための他の方法のCISCに言及している場所。

> 1985年から1992年にかけてのRISCプロセッサーは、販売数をより安価なCISCプロセッサーに比べて伸ばせなかった為に、市場からの資金の獲得において失敗してしまう。一方、マイクロプロセッサーを実現する為に必須である、半導体の研究開発や設計・実装に伴うコストは上昇を続け、多くのRISCプロセッサーのセールスはそれを負担できなくなってしまった。

1985年から1992年にかけてのRISCは、まさに様々なシリーズが登場・発展した時期であり(MIPS:1985, SPARC:1985, PA-RISC:1989, Alpha:1992, SuperH:1992, V800系:1992)、またワークステーションを中心とした実績、その後の組み込み系などへの実績など、市場からの資金の獲得に失敗という結論はあまりに実態とかけ離れており、記述者の私見による結論とみなせ、削除は順当でしょう。

> そして、その後も半導体の発展は続き、RISCでなければ実装できないと思われていた、マイクロプロセッサーを高速化するためのアイデアは全てCISC命令セット上でも実現されてしまった。(アウトオブオーダー実行、ハザードを解消する為の多数のレジスタの実装や、巨大なキャッシュ、分岐予測等)その代表としてはx86アーキテクチャーが上げられる。一方RISCプロセッサーも高性能化の為にアウトオブオーダー実行、巨大キャッシュ、分岐予測等の複雑な回路の実装を行った為、当初考えられていた小規模な実装には留まれなくなった。

ここら辺は以前書きましたがRISCでなければ実装できないとは思われていませんでしたし（難しいとは思われていた）、RISCが留まれなかったとの記述も意味不明なため、全面削除すべきです。

> 上記ような様々な要素により、多くのRISCプロセッサーはハイエンド市場からの撤退が相次いだが、その実装の容易さや、回路規模の小ささに伴う省電力性などが評価されて、組み込み市場に活路を見いだす事となった。

新規セクションを起こす必要あり。

> なお、2007年現在の半導体技術と回路設計技術においては、命令セットの違いによる絶対性能の違いは誤差の範囲に収まっており、RISC 対 CISCという論争は、もはや意味を持たない。命令セットがマイクロプロセッサーの性能を大きく左右する事になるという古き良き考え方の時代は終わってしまった。既にマイクロプロセッサーは、そのマイクロアーキテクチャーの実装で優劣を競う時代に突入しているのである。

新規セクションを起こす必要あり。ただしマイクロアーキの実装で優劣を競っているかどうかは要出典。

> 2007年現在の状況は、ハイエンド市場ではIBMのPOWERや、Sun の UltraSPARCが残る事となったが、性能ではx86プロセッサーに頭を押さえられている状況にある。デスクトップ市場には全く食い込めていない。組み込み市場ではARM、MIPS、IBM Power PC、Renesas SH等が代表的なプレーヤーである。近年では携帯電話市場向けに低消費電力かつ高速なプロセッサーが強く求められ、組み込み向けRISCも活性化の度合いが高まっているが、その市場についてもCISC命令セットプロセッサーでのチャレンジがIntelから発表されている。

性能でx86に頭を押さえられているかは要出典。それ以外は新規セクションに。

以前の文言

> 今日、RISC CPUは個数ベースでは全CPUの中に大きな部分を占めている。低電力で小さいサイズでも高速動作が可能であるため、機器組み込み用CPUの市場を独占している。

> 組み込み用CPU市場はプロセッサにとって最も大きな市場である。人々は1～2台のPCを持っているが、自動車、携帯電話など様々なプロセッサが組み込まれた製品も持っている。また、90年代にはワークステーション市場を席巻し、現在では汎用コンピュータと、DSPの一部ですらRISCベースになっている。

個数ベースでは最も大きいでしょうが、金額ベースではどうでしょうか。金額ベースでの比較ができないことには最も大きな市場と言えないはずです。ここは要出典と思います。

> しかし、RISCはデスクトップPCの市場には全く食い込めなかった。そこはインテルのx86プラットフォームが独占している(最近ではAMDが参入しているが、それもx86アーキテクチャである)。これには3つの理由がある。

>

> # 互換性の軽視。x86向けの膨大なソフトウェア資産があり、移植が不可能なものがある。つまり、そのようなソフトウェアのユーザは不満があっても他のプラットフォームに移行できない。

> # RISCの性能向上の頭打ちと、CISCによる追い付かれ。スーパースカラ、スーパーパイプライン、アウトオブオーダー、レジスタリネーム、動的分岐予測など、複雑であるがゆえ、CISCでは実装困難な性能向上策の採用に先行したものの、それらを全て採用し尽くし、性能が頭打ちになり、数年遅れてCISCに追い付かれたにもかかわらず、ふたたび差をつけうるアイデアが存在しない。

> # マイクロプログラミング方式の柔軟性を甘く見た。CISCの元祖であるIBM360シリーズの本来の構想、初期販売ラインナップを見れば分かるように、命令セットと内部アーキテクチャが切り離されているため、初期RISCライクな垂直型マイクロコードや、中期RISC（アウトオブオーダー無しのスーパースカラマシン）ライク（VLIWライク）な水平型マイクロコードや、後期RISC（アウトオブオーダーの採用による内部データフローマシン化）と同様のデータフローマシンの採用により、性能差が誤差の範囲に収まった。

「互換性の軽視」や「甘く見た」など語彙が粗く、スタンスの中立性が保たれていません。また性能が高ければデスクトップPC市場に食い込めるのなら、1990年代に食い込めていたはずで、性能を理由とするのはこれを覆す裏付けが必要でしょう。ここは「x86との互換性がなかったためデスクトップPC市場に食い込めなかった」ぐらいにすべきでは。

> 人々はチップの速度とコスト、互換性に重きを置く。決して新しいチップの開発費用を気にしたりはしない。これにより興味深い一連の事象が発生する。より高性能なCPUの開発は、より困難な複雑さが生じる。このため、ハイエンドのCPUでは開発費用も製造費用(設備投資など)も膨大になる。RISCを採用することによるコスト削減効果は最近のCPU開発においては非常に小さい。そのため今日では最も大きなチップメーカー以外はハイエンドCPU開発/製造が不可能となっている。その結果、2000年代になってIBMのPOWER/PowerPCを除いて全てのRISCプラットフォームは高性能CPUの開発の規模を縮小するか(SPARCやMIPS)、やめてしまう(AlphaやPA-RISC)。2004年、x86アーキテクチャのマイクロプロセッサがSPECintの最高記録を保持しており、SPECfpの最高記録保持者はIBM Power 5プロセッサである。

重複している部分が多く、他の文章と統合できるでしょう。

新規に作成するセクションは、結局「RISCの現状」ぐらいしか思いつきませんが、少なくとも「将来」は外すべきかと。他の方のご意見を募集します。--ちぇす 2008年1月1日 (火) 23:06 (UTC)

とりあえず「RISCの現状と将来」を削除したり、別セクションに移したり、RISCの現状として、今までの文章での主な事項を纏めて記述してみました。要出典は私が個人的に疑問視する部分であって、他の部分でも要出典事項はあるとは思いますので、疑問がある方は編集をお願いいたします。--ちぇす 2008年1月14日 (月) 06:11 (UTC)

SPECに関する言及は私が以前翻訳したものだと思いますが、こちらをざっと見た限りでは、現状は int も fp も Xeon が首位のようです（既にPOWER6の世代になってますし）。もともとTOP500のように順位を示すことを目的としたサイトではないので、ぱっと見て順位がわかるようにはなっていません。--Melan 2008年1月14日 (月) 10:07 (UTC)

少なくとも現状とは異なっているために、編集が必要であることは確かなようですね。ただサイトを見てみましたが、評価基準がシステムベースのようなので単一チップもしくはコアでの条件にできるのかなどちょっとわからない部分も多く、私がこの出典を利用して項目を整備するには理解度が足りないと感じます。できましたらこの部分の（とは言わずどこでも）整備をお願いできませんでしょうか。--ちぇす 2008年1月20日 (日) 01:05 (UTC)

私は編集以前に基本的な部分の認識が違うようです。

・最新のx86をCISCと定義するのか？

私の認識ではRISC、CISCを言葉通りに命令セットで区別するのは根本的な過ちと考えます。

RISC、CISCは当時の結果論で本質は言葉そのものではないと考えます。

私的には現在の解説は言葉の原義ではあるが本義とは懸け離れています。

編集以前に、RISC、CISCを、少なくても、ある程度、話し合う必要性を感じます。Shisan 2008年1月18日 (金) 18:14 (UTC)

現在のRISCと呼ばれているCPUが昔の定義からこう外れている、というのは事例を挙げることで書けるとは思いますが、昔はこういう定義、現在はこういう定義、ときっちり書くのは出典がなければ難しい気がします。逆に信頼性のある出典があるのなら、記載に際し別段議論は不要とも思います。--ちぇす 2008年1月20日 (日) 10:40 (UTC)

昔の定義、今の定義ではなく、今も昔も同じ定義だと思いますが、ここでされている定義とは違う話です。

出典も微妙な話です。ま、一応。

• INTEL用語集RISC 同じくINTEL用語集CISC

ここから読み取れるのはCISC=マイクロコード方式、RISC=ハード・ワイヤード・ロジックです。

残念な事に私の認識も同様です。それ以上に残念な事はその事をはっきり謳っていません。

さらに、

フリースケール ColdFireとは？

68000はCISCであることは誰も認めるでしょう。命令セットがCISCの定義であるならColdFireもCISCのはずです。

微妙さがお笑いですがColdFireはCISCではないようです。（メーカーに依れば）

INTEL及びフリースケール(旧モトローラ)の二大巨頭(?)の言い分は現x86及びColdFireはCISCでないという主張を微妙に言っています。（笑）

おまけにもう一つ。SuperH開発ストーリ

これらはCISC=マイクロコード方式、RISC=ハード・ワイヤード・ロジックと解するのが正解と考えるのが当たり前だと思います。

しかし現状はRISC、CISCの言葉に拘り、CPUヲタ、初心者技術者、もっと言えばド素人の言葉の拘りが勢いよく主張されているのが現状のようです。

これらは記述するのであればRISC,CISC全体に関わりそうな気がします。私は文才がありませんので、どうまとめるかは私の手に負えませんが、それでも、とりあえず意見は出しておきます。Shisan 2008年1月25日 (金) 15:03 (UTC)

収束したプロセッサ

本文中RISC#収束したプロセッサにある

Alpha (DEC)：64ビット構造を取るCPUで、ワークステーションや組み込み用途向け。RISC-CPUの中でも最速を誇ったが、同社がコンパックに買収された後、縮小。さらにコンパックはHPに買収された。開発チームは各社に散り、それぞれ別のRISC CPUに携わっている。

という説明は不正確です。インテルとの特許紛争の和解案として、「Alphaの販売停止と諸々の半導体事業がインテルに譲渡された」のですから。当時報道も色々あったとおもいます。--218.219.204.55 2010年9月3日 (金) 09:18 (UTC)