コンテンツにスキップ

英文维基 | 中文维基 | 日文维基 | 草榴社区

POWER4

出典: フリー百科事典『ウィキペディア(Wikipedia)』
POWER4
生産時期 2001年から
設計者 IBM
生産者 IBM
CPU周波数 1.1GHz  から 1.9GHz (POWER4+) 
アーキテクチャ Power Architecture (64ビット)
コア数 2
テンプレートを表示
POWER4コアの論理構造図
POWER4プロセッサの論理構造図

POWER4(パワーフォー)は、IBMが設計・製造したPOWERアーキテクチャ64ビットマイクロプロセッサである。2001年にリリースされ、64ビットPowerPCおよびRS64命令セットを持った。POWER4+(パワーフォープラス)はその改良版である。POWER4とPOWER4+は、後継のPOWER5に引き継がれた。

概要

[編集]

POWER4は2001年に、POWER3およびRS64マイクロプロセッサの後継としてリリースされ、RS/6000およびAS/400コンピュータで使用され、別系統であったAS/400用のPowerPCマイクロプロセッサ(RS64)の開発に終止符を打った。また日立のEP8000シリーズなどでも使用された[1]

POWER3までと比較したPOWER4の特徴は、デュアルコアと共有L2である。POWER4は、1つのダイ(チップ)上に2つのプロセッサコア(単にプロセッサまたはコアとも呼ばれる)を搭載したマルチコアのマイクロプロセッサで、1チップでSMP構成が可能となった。またL2キャッシュがチップ上に搭載された。更にMCMに搭載する事で、1つのパッケージで4つのPOWER4チップ(計8コア)と128MBまでの共用 L3 キャッシュを搭載できた。

オリジナルのPOWER4ではクロックスピード 1.1GHzおよび1.3GHzであったが、改良版のPOWER4+では1.9GHzに達した。PowerPC 970はPOWER4の派生である。

仕様

[編集]

POWER4およびPOWER4+の主な仕様は以下である[2]

  • POWER4
    • 180nm / 414mm2 CMOS SOI 銅配線 プロセステクノロジー
    • 1億7400万 トランジスタ
    • デュアルコア(2コア/チップ)
    • 1.1GHz - 1.3GHz
    • 32ビット ALU
    • 64ビット FPU
    • L1 キャッシュ(命令/データ) 64KB/32KB(コア当たり)
    • L2 キャッシュ 1.41MB(チップ当たり)
    • L3 キャッシュ 最大 128MB(MCM当たり)
    • I/Oバス GX
  • POWER4+(相違点のみ)
    • 130nm / 267mm2 CMOS SOI 銅配線 プロセステクノロジー
    • 1億8400万 トランジスタ
    • 1.9GHz


参照

[編集]
  1. ^ 最新の「POWER4プロセッサ」を搭載したハイエンドモデルを含む「エンタープライズサーバEP8000シリーズ」のラインアップを強化 - 日立製作所
  2. ^ POWER4 プロセッサー 概要とチューニング・ガイド - 日本IBM

関連項目

[編集]

外部リンク

[編集]
  • "Power4 Focuses on Memory Bandwidth". (6 October 1999). Microprocessor Report.
  • "IBM's Power4 Unvieling Continues". (20 November 2000). Microprocessor Report.
  • POWER4 System Microarchitecture”. IBM. 2006年7月21日閲覧。
  • J. M. Tendler, J. S. Dodson, J. S. Fields, Jr., H. Le, and B. Sinharoy (2002). “POWER4 system microarchitecture”. IBM Journal of Research and Development 46 (1): 5–26. doi:10.1147/rd.461.0005. ISSN 0018-8646. http://www.research.ibm.com/journal/rd/461/tendler.html 2006年7月21日閲覧。. 
  • J. D. Warnock, J. M. Keaty, J. Petrovick, J. G. Clabes, C. J. Kircher, B. L. Krauter, P. J. Restle, B. A. Zoric, and C. J. Anderson (2002). “The circuit and physical design of the POWER4 microprocessor”. IBM Journal of Research and Development 46 (1): 27–52. doi:10.1147/rd.461.0027. ISSN 0018-8646. http://www.research.ibm.com/journal/rd/461/warnock.html 2006年7月21日閲覧。.