コンテンツにスキップ

英文维基 | 中文维基 | 日文维基 | 草榴社区

プロセス・アーキテクチャ最適化モデル

出典: フリー百科事典『ウィキペディア(Wikipedia)』

プロセス・アーキテクチャ最適化英語: Process-Architecture-Optimization model)は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている[1][2][3][4]

スケール プロセス アーキテクチャ 最適化
14 nm Broadwell Skylake Kaby LakeCoffee LakeComet Lakeマイクロプロセッサ

モバイル専用:Kaby LakeWhiskey Lake英語版Whiskey Lake英語版

サーバー専用:Cascade LakeCooper Lake
Rocket Lake
(Cypress Cove)
※デスクトップ専用
N/A
10 nm Cannon Lake
(Palm Cove)
※モバイル専用
Ice Lake
(Sunny Cove)
※モバイル+サーバーのみ
Tiger Lake
(Willow Cove)
※モバイル専用
Intel 7 Alder Lake
(Golden Cove)
Raptor Lake
(Raptor Cove)
Intel 4 Meteor Lake
Intel 20A Arrow Lake
Intel 18A Lunar Lake
  • ()内はマイクロアーキテクチャ名
  • 斜体は将来の計画

参考文献

[編集]